很多設(shè)計(jì)工程師在選型一個晶振都必須要知道的它的并電容,才能知道應(yīng)該匹配那種參數(shù)的晶振,而且在 PCB 上每個芯片的 Vcc 到地都要安裝一個退耦電容在離引腳最近的位置上, 從電路圖上來看, 它們都是并聯(lián)的,今天康比電子給大家講解一下關(guān)于并電容C₀、動態(tài)電容C₁的核算與電極尺寸的確定
1、并電容C₀
  并電容又叫靜電容，有兩部分組成：一部分是由電極相對應(yīng)的有效區(qū)域組成的電容C_e，另一部分是由電極引出部分及電極與外盒、兩引出線之間的分布電容C_h組成。即:
C₀=C_e+C_h                                                                                             (3.6.38)
式中C_e為電極面積。

式中
Φ_e一電極直徑(mm)；
t_F一石英晶振晶片腐蝕后的厚度(mm)；
l_e一電極長度(參考表3.6.4的電極尺寸)(mm)；
W_e一電極寬度(參考表364的電極尺寸)(mm)；
對于HC-49U/S，C_h=0.6pF左右；對于HC-49U/S-SMD矮形,C_h=0.9~1.0pF左右。
2、計(jì)算動態(tài)電容C₁

Φ_e一圓電極直徑(mm);
t_F一石英片腐蝕后的厚度(mm)；
l_e一電極長度(參考表3.6.4的電極尺寸)(mm)；
W_e一電極寬度(參考表364的電極尺寸)(mm)；
同時(shí)注意：
1)銀層厚度要控制好，最好為800~1000A；
2)腐后貼片晶振片的頻率分組組距最好為250-300ppm/組；
3)被銀后的頻率誤差為  ppm內(nèi)；
4)使石英片長度與厚度之比即l_x/t=1.5n倍。
2.8.3牽引靈敏度(S)
S= ；（ppm/pF）；                                                        (3.6.42)
3、當(dāng)并電容C₀和動態(tài)電容C₁無特殊要求時(shí)，電極尺寸按表3.6.4選取。
4、長條片設(shè)計(jì)實(shí)例
HC-49U/S-4000KHz石英晶體振蕩器元件的規(guī)格設(shè)計(jì)。
5、規(guī)格要求
(1)標(biāo)稱頻率f_n:4000KHz；
(2)調(diào)整頻差:±15ppm:T₀=25±2℃；
(3)晶振工作溫度范圍:OTR:-20~+70℃；